博客
关于我
强烈建议你试试无所不能的chatGPT,快点击我
FPGA抗辐射加固方法
阅读量:774 次
发布时间:2019-03-24

本文共 641 字,大约阅读时间需要 2 分钟。

FPGA抗辐射加固方法

1.刷新芯片

一般三模冗余处理和配置刷新芯片同时使用,以此来提高FPGA芯片在空间环境下抗辐射和稳定工作的能力。具体可以参考文章。

2.FPGA三模工具

FPGA三模工具包括Precision 和 TMR Tool等。

3.Microsemi FPGA三模

以A3PE3000L为例,其集成开发工具是Libero,集成了综合工具Synplify pro,布线工具Designer,在线调试工具 Identify。

在使用Precision 三模处理后生成.edn文件后,在回到Designer布线工具中进行布局布线操作。新建工程后添加 prj.edn(网表文件)、prj.sdc (时钟约束文件)、 prj.pdc(管脚约束文件),再进行编译布线,布线完成后需要查看时序分析结果,确认时序没有问题。

4.Xilinx FPGA三模

以Vitex-2 FPGA为例,需要特殊的三模工具TMR tool 进行三模。三模后得到.edn网表文件,结合原来的ucf约束文件进行ise布局布线操作。但是这里需要注意的是,三模后的网表文件的ucf中需要进行去半锁处理,也就是对FPGA的三个管脚进行上拉处理,且ucf文件中三个管脚命名必须是pwr_in_TMR0、pwr_in_TMR1、pwr_in_TMR2,否则布线时报错。

这里与Libero工具不同的是,ISE中新建工程时,在顶层文件类型选择EDIF ,可以直接使用edn网表文件和ucf约束文件进行布局布线操作。

转载地址:http://ugskk.baihongyu.com/

你可能感兴趣的文章